最新文章
-
VIM配置文件.vimrc
贴出自己使用的VIM的配置文件.vimrc,以供参考: runtime! debian.vim " Uncomment the next line to make Vim more Vi-compatible " NOTE: debian.vim sets…… -
Modelsim仿真tcl脚本与wave.do文
Modelsim的仿真,如果一直使用图形界面建工程,编译,仿真,一个个加入观察波形的话,未免复杂了一些,尤其是当工程较大,需要观察的信号较多时,下面贴出一…… -
关于include用法的总结【Verilog
Abtract `include编译器指令用于在代码行中包含任何其他文件的内容,被包含的文件即可以使用相对路径定义,也可以使用绝对路径定义。 本文将对`inclu…… -
生成用于fpga的mif文件的matlab函
function generatemif(A,str) %功能:输入矩阵和文件名,生成mif文件,保存在默认路径中 %A为任意矩阵 ,str为生成文件的名字,不含后缀名 %-----------------…… -
-
Labview2010试用版到期注册(解决
马丹,怎么注册的labview2010在这里mark一下 去年安装的试用版,拿出来用的时候试用到期了,网上看到有人说试用版到期后激活方法很麻烦,什么用命令删除注册…… -
-
-
-
verilog实现任意位二进制转换BCD
一直感觉这是个很简单的问题,直到突然自己连BCD都不太清楚的时候,才发现这没有看起来那么简单,这里介绍里任意位二进制转为BCD的verilog代码,这个转换…… -
modelsim编译库问题
在做PCIE ip core仿真时,安装的modelsim se 10.0a在编译xilinx的unisims 一直提示can't determine language of ... 由于一直在忙,都没有空来解决,…… -
Verilog HDL的基本语法
I/O声明 输入声明 input[msb:lsb]端口1,端口2,端口3,…… 输出声明 output[msb:lsb]端口1,端口2,端口3,…… 输入输出声明 inout[msb:lsb]端口1,端口…… -
-
<Verilog>统计n位数据中“1”的个
通过参数化和generate语法来统计一个位宽为n的二进制数中“1”的个数。 这里假设n为10: 说明:先将din[0]和din[1]的值相加,赋给count[3:0];在再将din[2]…… -
-
-
-
外部字库芯片GT32L32S0140的移植
经过几天的努力终于移植成功了,现把遇到的问题记录下来。 一步一步来, 1、先做通硬件,和驱动,自己动手找到一块旧板子,把GT32L32焊接到板子上,连接到主…… -
BH1750光强传感器在G2Lauchpad应
先来重新学习回顾I2C的协议: /********************************************** //IIC Start **********************************************/ void II…… -
C语言关键字-static
用法1:在一个函数体内使用static定义一个变量,保证该变量只进行一次初始化 例:#include "stdio.h" int test(void) { static int i=0; //对应 int i=0 结…… -
-
-
也许是最简单的旋转编码器程序,
#define ROTATE_A PIND.2 #define ROTATE_B PIND.3 uchar CW=0; uchar CCW=0; // External Interrupt 0 service routine interrupt [EXT_INT0] void ext_int…… -
sm120 sm50加手动功率调整电路
极其简单,在如图的331电阻的左侧有一个103电阻,隔断电阻左侧的和通孔连接的铜箔,对地接上一个105可调电阻,可调电阻调整段连接原板子上的103电阻,然后在…… -
基于AVR C++写的4位数码管驱动程
我在这里用C++向大家展示一个实用的程序,如果你会C,相信C++对你来说不会很难。而且在我们平时的编程中,又要兼顾PCB,又要记住接线方法,是否会让你感到很……